小迎书屋

学习心得, FPGA同步复位和异步复位比较同步复位 sync异步复位 async特点复位信号只有在时钟上升沿到来时才能有效。无论时钟沿是否到来，只要复位信号有效，就进行复位。Verilog描述always@(posedge CLK)always@(posedge CLK , negedge Rst_n)优点1） 利于仿真器仿真。2） 因为只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺。3） 可以使所设计的系统成为100%的同步时序电路，有利于时序分析。1） 设计相对简单。2） 因为大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源。3） 异步复位信号识别方便，而且可以很方便的使用FPGA的全局复位端口GSR。缺点1） 复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。...